実は自分、Verilog初心者です。いや、ちょっと言い換えると、Verilogは初心者です。
これまでは仕事でもプライベートでも、回路図引いたり基板作ったりプログラムしたりはいろいろとやったんですが、Verilogだけは縁がなくてやったことがありません。いや、それもちょっと正確じゃないですね。HDLはやったことがありません、というのが正確。したがってここからはいろいろと試しながらやっていく、という形になるかと思います。でもってこれからやる言語はVerilog HDLです。とりあえず。Active HDLとか興味はあるけれど、まずは基本を押さえておかないとね。
それはさておき。
さてまずはDiamondを起動してプロジェクトを作成しましょうか。
ハイライトされているのが新規プロジェクトを作成するメニューです。ここをクリックすると、New Projectダイアログが出てきます。
Nextをクリックするとプロジェクト名とプロジェクトのディレクトリを指定するダイアログになります。
Locationはプロジェクトのディレクトリのことで、このロケーションの直下にいろいろとファイルが作られます。なので、以下のように設定します。
Project NameはLED、Locationはこれからいろんなプロジェクトを入れていくことになる親ディレクトリの下にLEDというディレクトリを作り、さらにImplementation (実装)はさらにその下のLEDというディレクトリに置く、という指定です。Nextボタンをクリックします。
次のページは追加するソースの指定ですが、まだソースはないのでそのままNext。するとデバイスの指定ページになります。ここではBrevia2ボードを使うので、以下のように指定。
次のページではSynthesisツールを指定しますが、デフォルトのSynplify Proを指定しておきます。
最後に確認ページが出るので、内容を確認してFinishボタンをクリックします。
するとプロジェクトが作成され、Diamondが以下のような表示になります。
今ひとつディレクトリ指定が二重になっていてかっこわるい気もしますが、とりあえずこうしないとファイルがトップディレクトリにあふれてしまいますのでしかたないですね。
ついでに言えばこのDiamond、エディタがお世辞にもよくできているとは言い難いモノなので、一旦ソースを作成して保存し、以後の編集はvimを使いたいと思います。
0 件のコメント:
コメントを投稿